| Opis | Sygnał | Pin | Pin | Sygnał | Opis |
| GND | B1 | A1 | -I/O CHK | ||
| RESET | B2 | A2 | D7 | linia danych | |
| napięcie zasilające | +5V | B3 | A3 | D6 | linia danych |
| linia przerwań | IRQ2 | B4 | A4 | D5 | linia danych |
| napięcie zasilające | -5V | B5 | A5 | D4 | linia danych |
| obsługa DMA | DRQ2 | B6 | A6 | D3 | linia danych |
| napięcie zasilające | -12V | B7 | A7 | D2 | linia danych |
| (0 Wait States) wystawiając na tej linii poziom zera logicznego karta rozszerzenia daje sygnał, że jest dostatecznie szybka, by być obsługiwana bez dodatkowych cykli oczekiwania. | -OWS | B8 | A8 | D1 | linia danych |
| napięcie zasilające | +12V | B9 | A9 | D0 | linia danych |
| GND | B10 | A10 | I/O CHRDY | ||
| -SMEMW | B11 | A11 | AEN | ||
| -SMEMR | B12 | A12 | A19 | linia adresowa | |
| -IOW | B13 | A13 | A18 | linia adresowa | |
| -IOR | B14 | A14 | A17 | linia adresowa | |
| -DACK3 | B15 | A15 | A16 | linia adresowa | |
| obsługa DMA | DRQ3 | B16 | A16 | A15 | linia adresowa |
| -DACK1 | B17 | A17 | A14 | linia adresowa | |
| obsługa DMA | DRQ1 | B18 | A18 | A13 | linia adresowa |
| (refresh) sygnał ten informuje, że w danym momencie odbywa się cykl odswieżania pamięci dynamicznej na płycie głównej. Jego źródłem jest jeden z generatorów lub specjalizowane uklady obsługujące samą pamięć. | -REF | B19 | A19 | A12 | linia adresowa |
| CLK | B20 | A20 | A11 | linia adresowa | |
| linia przerwań | IRQ7 | B21 | A21 | A10 | linia adresowa |
| linia przerwań | IRQ6 | B22 | A22 | A9 | linia adresowa |
| linia przerwań | IRQ5 | B23 | A23 | A8 | linia adresowa |
| linia przerwań | IRQ4 | B24 | A24 | A7 | linia adresowa |
| linia przerwań | IRQ3 | B25 | A25 | A6 | linia adresowa |
| -DACK2 | B26 | A26 | A5 | linia adresowa | |
| T/C | B27 | A27 | A4 | linia adresowa | |
| ALE | B28 | A28 | A3 | linia adresowa | |
| napięcie zasilające | +5V | B29 | A29 | A2 | linia adresowa |
| OSC | B30 | A30 | A1 | linia adresowa | |
| GND | B31 | A31 | A0 | linia adresowa | |
| sygnał ten generowany jest przez karty rozszerzające, które gwarantują dostęp do pamięci w trybie 16-bitowym. Karta 16 bitowa, która nie odpowie w odpowiednim momencie wystawieniem niskiego poziomu logicznego na linii, będzie obsługiwana tak jak karta 8-bitowa. Jeżeli Karta 8-bitowa zostanie umieszczona w złączu 16-bitowym, to sygnał MEM CS 16 będzie nieaktywny (na niepodłączonej linii ustala się wysoki poziom logiczny) | -MEM CS 16 | D1 | C1 | SBHE | (System Bus High Enable) sygnał ten jest ustawiany przez procesor lub inny układ przejmujący kontrolę nad magistralami. |
| sygnał ten jest generowany przez karty rozszerzające, które gwarantują dostęp do przestrzeni wescia-wysjcia w trybie 16-bitowym. | I/O CS16 | D2 | C2 | LA23 | linia adresowa |
| linia przerwań | IRQ 10 | D3 | C3 | LA22 | linia adresowa |
| linia przerwań | IRQ 11 | D4 | C4 | LA21 | linia adresowa |
| linia przerwań | IRQ 12 | D5 | C5 | LA20 | linia adresowa |
| linia przerwań | IRQ 15 | D6 | C6 | LA19 | linia adresowa |
| linia przerwań | IRQ 14 | D7 | C7 | LA18 | linia adresowa |
| -DACK0 | D8 | C8 | LA17 | linia adresowa | |
| obsługa DMA | DRQ0 | D9 | C9 | -MEMR | (Memory Read) stan aktywny tej linii (niski poziom logiczny oznacza żądanie odczytu przez procesor lub kontroler DMA danych z pamięci w zakresie 0-16 MB. Sygnał SMEMR w 8-bitowej częsci złącza generowany jest wyłącznie przy odczytach w przestrzeni adresowej 0-1 MB, za przy probie dostępu do pamięci powyżej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). |
| -DACK5 | D10 | C10 | -MEMW | (Memory Write) stan aktywny tej linii (niski poziom logiczny) oznacza żądanie odczytu przez procesor lub kontroler DMA danych z pamięci w zakresie 0-16 MB. Sygnał SMEMW w 8-bitowej częsci złącza generowany jest wyłącznie przy odczytach w przestrzeni adresowej 0-1 MB,
zas przy próbie dostępu do pamięci powyżej 1 MB pozostaje nieaktywny (wysoki poziom logiczny) |
|
| obsługa DMA | DRQ5 | D11 | C11 | SD08 | linia danych szyny 16-bitowej |
| -DACK6 | D12 | C12 | SD09 | linia danych szyny 16-bitowej | |
| obsługa DMA | DRQ6 | D13 | C13 | SD10 | linia danych szyny 16-bitowej |
| -DACK7 | D14 | C14 | SD11 | linia danych szyny 16-bitowej | |
| obsługa DMA | DRQ7 | D15 | C15 | SD12 | linia danych szyny 16-bitowej |
| napięcie zasilające | Vcc +5V | D16 | C16 | SD13 | linia danych szyny 16-bitowej |
| sygnał umożliwiający przejęcie sterowania systemem przez procesor znajdujący się na karcie rozszerzenia. Układowi jest przyporządkowany jeden z kanałów DMA. Kontroler DMA przeprowadza rutynowo proces odłączania procesora zainstalowanego na płycie głównej (sekwencje sygnałów HRQ i HLDA) przed wysłaniem sygnału DACK do procesora, który reaguje uaktywnieniem linii MASTER (tj. sprowadzeniem jej do poziomu zera logicznego) i przejmuje sterowanie systemem. | -MASTER | D17 | C17 | SD14 | linia danych szyny 16-bitowej |
| GND | D18 | C18 | SD15 | linia danych szyny 16-bitowej |